Nios II에서 EPCS가 안되서 QSYS 버전의 예제를 보니
Clock Bridge라는게 있어서 검색해 보는데..
그냥 PLL에서 나오거나 50MHz 클럭 소스 바로 연결해주면 안되는 건가?
[링크 : https://www.altera.com.cn/zh_CN/pdfs/literature/hb/qts/qsys_system_components.pdf]
'embeded > FPGA - ALTERA' 카테고리의 다른 글
| Nios II 관련 링크 (0) | 2018.02.13 |
|---|---|
| Nios II 안된 이유가.. 설마.. (0) | 2018.02.04 |
| 끄아아아아아 EPCS 안돼 ㅠㅠ (4) | 2018.02.03 |
| Nios II EPCS 및 SDRAM (0) | 2018.02.03 |
| altera speed grade (0) | 2018.02.03 |
