'DDR'에 해당되는 글 2건

  1. 2011.12.28 avr ddr pin port
  2. 2011.08.14 ddr / ddr2 / ddr3
embeded/AVR (ATmega,ATtiny)2011. 12. 28. 07:57
매번 헷갈리는 지라...
아무튼  PORT는 값을 쓰는 용도
PIN은 값을 읽어 들이는 용도
DDR은 읽는용으로 쓸지 쓰는 용으로 쓸지를 정해주는 용도이다.
DDR 값이 0 이면 PORT 에 쓰고
DDR 값이 1 이면 PIN 으로 읽어 오면 된다.

PORTA - Port A Data Register
DDRA  - Port A Data Direction Register
PINA  - Port A Input Pins Address 

The DDxn bit in the DDRx Register selects the direction of this pin.
If DDxn is written logic one, Pxn is configured as an output pin.
If DDxn is written logic zero, Pxn is configured as an input pin. 

Three I/O memory address locations are allocated for each port,

one each for the Data Register - PORTx,
Data Direction Register - DDRx,
and the Port Input Pins - PINx.

The Port Input Pins I/O location is read only, while the Data Register and the Data Direction Register are read/write.
In addition, the Pull-up Disable - PUD bit in SFIOR disables the pull-up function for all pins in all ports when set.

[링크 : http://www.atmel.com/dyn/resources/prod_documents/doc2467.pdf] 

[링크 : http://donghwada.tistory.com/entry/ATmega-Pin-Configurations-DDR-PORT-PIN]
Posted by 구차니
하드웨어2011. 8. 14. 18:45
대충 정리 하자면,
DDR이기 때문에 데이터 배율은 2배 고정이고
메모리 클럭은 그대로인데 IO BUS 클럭만 올라간다.
1/2/3에 맞추어 2^(n-1) 승으로 오르는 느낌인데..
아무튼 이런 추세라면 DDR4가 나오면 bus clock은 x8이 될 듯하다.

클럭차이


전송속도 차이


전압차이
SDRAM 3.3V
DDR1 2.5V
DDR2 1.8V
DDR3 1.5V
+
2016.03.02
DDR3 1.5V
DDR3L 1.35V


Posted by 구차니