'이론 관련'에 해당되는 글 324건

  1. 2018.09.11 YOLO(영상처리)
  2. 2018.09.08 MTD - Moving Target Defense
  3. 2018.06.28 setup, hold, slack?
  4. 2018.06.27 오픈스택 openstack
  5. 2018.06.27 SDN - Software Defined Networking
  6. 2018.06.22 MNIST 데이터베이스
  7. 2018.06.11 VGA DMT 스펙
  8. 2018.06.08 vga 타이밍
  9. 2018.06.08 vga 출력 Hsync, Vsync 파형
  10. 2018.06.05 color bar (BT.471-1)


[링크 : https://pjreddie.com/darknet/yolo/]

[링크 : https://github.com/pjreddie/darknet]

    [링크 : http://pgmrlsh.tistory.com/5]

[링크 : http://openresearch.ai/t/yolo-you-only-look-once-unifed-real-time-object-detection/67]

[링크 : http://darkpgmr.tistory.com/170]

'이론 관련 > 컴퓨터 관련' 카테고리의 다른 글

uas - USB Attached SCSI  (0) 2018.09.13
db 정규화  (0) 2018.09.12
MTD - Moving Target Defense  (0) 2018.09.08
MNIST 데이터베이스  (0) 2018.06.22
VGA DMT 스펙  (0) 2018.06.11
Posted by 구차니

IDS로는 아무래도 방어에 한계가 있다 보니

새로운 패러다임으로 2012년 즈음에 주목받기 시작한 녀석인 듯


다르게 보면.. 서버 자체의 방어력을 올리는데에는 한계에 도달했으니

서버 이동성을 통해서 상대의 명중율을 낮춤으로서

상대적으로 방어력을 향상시킨다는 개념이 되려나?


네트워크 관점으로 보면..

이동 경로를 늘리고 동적으로 변형하면서

네트워크 단에서 서비스를 연결해주면서

정상/비정상 접속을 탐지해 내면서 끊어내주어야 하는거 아닌가 싶기도 하고


[링크 : https://www.krcert.or.kr/data/trendView.do?bulletin_writing_sequence=841]

[링크 : https://blog.cryptomove.com/moving-target-defense-recent-trends-253ce784a680]


Digital Shell game으로 야바위라는 이미지라..

[링크 : https://securityintelligence.com/moving-target-defense-a-digital-shell-game/]

'이론 관련 > 컴퓨터 관련' 카테고리의 다른 글

db 정규화  (0) 2018.09.12
YOLO(영상처리)  (0) 2018.09.11
MNIST 데이터베이스  (0) 2018.06.22
VGA DMT 스펙  (0) 2018.06.11
vga 타이밍  (0) 2018.06.08
Posted by 구차니
이론 관련/전기 전자2018. 6. 28. 15:55

timequest 관련 보다 보니 slack 어쩌구 나오길래 검색



디지털 회로에서 여러가지 전기적(?) 특성이 있는데 어떻게 보면

setup time는 전압 변화에 필요한 시간(+안정될때 까지 시간_

hold time는 읽는 측에서 읽는데 필요한 시간

slack time은 사이클에서 여유 시간

(즉, 이게 0이 되면 hold time에 걸리거나 setup time에 걸려서 정상작동 하지 않는?)


[링크 : https://www.nandland.com/articles/setup-and-hold-time-in-an-fpga.html]

[링크 : http://fpga.tistory.com/30] setup, hold

[링크 : http://fpga.tistory.com/40] slack




'이론 관련 > 전기 전자' 카테고리의 다른 글

PDM과 DSD  (0) 2019.03.30
pdm - Pulse Width Modulation  (0) 2019.03.29
vga 출력 Hsync, Vsync 파형  (0) 2018.06.08
color bar (BT.471-1)  (0) 2018.06.05
자이로 드리프트  (0) 2018.05.15
Posted by 구차니

클라우드 관련해서 유명한 녀석인데

대충 읽어 보니.. 결국에는 클라우드는 IDC/서버들의 자동화를 위한 녀석이었나?

일반 사용자에게는 정말 뜬구름 잡는 소리였을 뿐인건가? 라는 생각이 든다.


일단 컴포넌트는 아래와 같은데 Nova가 메인이고

전체 클라우드를 관리하며, 각각 자기가 담당하는 관할이 있어

이것을 유기적으로 묶어 관리하여 자동화 하는것이 openstack이다.


기본적으로 오픈스택 돌리려면 서버 댓수가 어마어마하게 필요한 듯.



[링크 : https://en.wikipedia.org/wiki/OpenStack]

[링크 : https://www.openstack.org/]


+

기존에 서버는 물리적으로 구성되었는데 PXE 등의 네트워크 부트 기술을 이용해 NAS를 로컬 하드로 사용하고

네트워크 가상화를 통해 독립 호스팅 하는 식의 네트워크 안정성을 꾀한다.

그 과정에서 수 많은 작업이 필요한데 이걸 자동화 하여 사람의 개입 없이 혹은 최소화 해주는것이

클라우드 관리에 주요한 업무가 되고 이를 지원하는게 오픈스택이나 클라우드 서비스로 보인다.


+

IDC 가동율을 고려하면 pc도 hot spare 개념으로 남겨두고 레디하고 있다가

필요하면 바로 붙여서 교체하는 식으로 가동율을 올리는게 목표일려나?

어짜피 물리적으로 컴퓨터가 나가거나, 논리적으로 오류가 나도 

VM에 의해서 여러개의 인스턴스들이 작동하고 있거나 대기하고 있다면

해당 VM에 원격 스토리지를 붙이고 새롭게 네트워크를 구성함으로서

물리적 배선이나 교체없이(즉, 관리자의 수동 개입없이) IDC가 사용자 요구에 맞춰

작동하게 되는거니.. 과거 보았던 autonomous computing의 IDC 버전이라고 봐도 무방해 보인다.

'이론 관련 > 네트워크 관련' 카테고리의 다른 글

proxy forward / reverse 차이  (0) 2019.02.08
TLS 암호화 (구, SSL)  (0) 2019.02.07
SDN - Software Defined Networking  (0) 2018.06.27
rs-422 / rs-485  (0) 2018.05.23
uart 2bit stop bit  (0) 2018.05.02
Posted by 구차니

'이론 관련 > 네트워크 관련' 카테고리의 다른 글

TLS 암호화 (구, SSL)  (0) 2019.02.07
오픈스택 openstack  (0) 2018.06.27
rs-422 / rs-485  (0) 2018.05.23
uart 2bit stop bit  (0) 2018.05.02
rs232 / ttl 전기적 특성(?)  (0) 2016.09.22
Posted by 구차니

수정된 NIST 데이터베이스

기계학습에서 사용되는 숫자 손글씨 6만개 + 테스트용 1만개 셋


Modified National Institute of Standards and Technology database

[링크 : https://ko.wikipedia.org/wiki/MNIST_데이터베이스]

'이론 관련 > 컴퓨터 관련' 카테고리의 다른 글

YOLO(영상처리)  (0) 2018.09.11
MTD - Moving Target Defense  (0) 2018.09.08
VGA DMT 스펙  (0) 2018.06.11
vga 타이밍  (0) 2018.06.08
vga porch  (4) 2018.06.01
Posted by 구차니

해상도에 따라 Sync의 polarity가 다르네..

규칙성을 찾고 싶은데 딱히 그런건 없고

VESA 표준에 의해서 해상도 별로 지정된 값이 다 다르다


Timing Name = 640 x 480 @ 60Hz;

Hor Pixels = 640; // Pixels

Ver Pixels = 480; // Lines

Hor Frequency = 31.469; // kHz = 31.8 usec / line

Ver Frequency = 59.940; // Hz = 16.7 msec / frame

Pixel Clock = 25.175; // MHz = 39.7 nsec ± 0.5%

Character Width = 8; // Pixels = 317.8 nsec

Scan Type = NONINTERLACED; // H Phase = 2.0 %

Hor Sync Polarity = NEGATIVE; // HBlank = 18.0% of HTotal

Ver Sync Polarity = NEGATIVE; // VBlank = 5.5% of VTotal

Hor Total Time = 31.778; // (usec) = 100 chars = 800 Pixels

Hor Addr Time = 25.422; // (usec) = 80 chars = 640 Pixels

Hor Blank Start = 25.740; // (usec) = 81 chars = 648 Pixels

Hor Blank Time = 5.720; // (usec) = 18 chars = 144 Pixels

Hor Sync Start = 26.058; // (usec) = 82 chars = 656 Pixels

// H Right Border = 0.318; // (usec) = 1 chars = 8 Pixels

// H Front Porch = 0.318; // (usec) = 1 chars = 8 Pixels

Hor Sync Time = 3.813; // (usec) = 12 chars = 96 Pixels

// H Back Porch = 1.589; // (usec) = 5 chars = 40 Pixels

// H Left Border = 0.318; // (usec) = 1 chars = 8 Pixels

Ver Total Time = 16.683; // (msec) = 525 lines HT – (1.06xHA)

Ver Addr Time = 15.253; // (msec) = 480 lines = 4.83

Ver Blank Start = 15.507; // (msec) = 488 lines

Ver Blank Time = 0.922; // (msec) = 29 lines

Ver Sync Start = 15.571; // (msec) = 490 lines

// V Bottom Border = 0.254; // (msec) = 8 lines

// V Front Porch = 0.064; // (msec) = 2 lines

Ver Sync Time = 0.064; // (msec) = 2 lines

// V Back Porch = 0.794; // (msec) = 25 lines

// V Top Border = 0.254; // (msec) = 8 lines

 Timing Name = 1280 x 960 @ 60Hz;

Hor Pixels = 1280; // Pixels

Ver Pixels = 960; // Lines

Hor Frequency = 60.000; // kHz = 16.7 usec / line

Ver Frequency = 60.000; // Hz = 16.7 msec / frame

Pixel Clock = 108.000; // MHz = 9.3 nsec ± 0.5%

Character Width = 8; // Pixels = 74.1 nsec

Scan Type = NONINTERLACED; // H Phase = 6.0 %

Hor Sync Polarity = POSITIVE; // HBlank = 28.9% of HTotal

Ver Sync Polarity = POSITIVE; // VBlank = 4.0% of VTotal

Hor Total Time = 16.667; // (usec) = 225 chars = 1800 Pixels

Hor Addr Time = 11.852; // (usec) = 160 chars = 1280 Pixels

Hor Blank Start = 11.852; // (usec) = 160 chars = 1280 Pixels

Hor Blank Time = 4.815; // (usec) = 65 chars = 520 Pixels

Hor Sync Start = 12.741; // (usec) = 172 chars = 1376 Pixels

// H Right Border = 0.000; // (usec) = 0 chars = 0 Pixels

// H Front Porch = 0.889; // (usec) = 12 chars = 96 Pixels

Hor Sync Time = 1.037; // (usec) = 14 chars = 112 Pixels

// H Back Porch = 2.889; // (usec) = 39 chars = 312 Pixels

// H Left Border = 0.000; // (usec) = 0 chars = 0 Pixels

Ver Total Time = 16.667; // (msec) = 1000 lines HT – (1.06xHA)

Ver Addr Time = 16.000; // (msec) = 960 lines = 4.1

Ver Blank Start = 16.000; // (msec) = 960 lines

Ver Blank Time = 0.667; // (msec) = 40 lines

Ver Sync Start = 16.017; // (msec) = 961 lines

// V Bottom Border = 0.000; // (msec) = 0 lines

// V Front Porch = 0.017; // (msec) = 1 lines

Ver Sync Time = 0.050; // (msec) = 3 lines

// V Back Porch = 0.600; // (msec) = 36 lines

// V Top Border = 0.000; // (msec) = 0 lines


640x480@60 기준

Front Porch 8 pixel

Sync 96 pixel

Back Porch 40 pixel

Left Border 8 pixel

Addr Time 640 pixel

Right Border 8 pixel

실 데이터 영역 640 + 좌우 여백(8 pixel * 2) + porch (8+40) + sync (96) = 800pixel




DMTv1r11.pdf

[링크 : http://caxapa.ru/thumbs/361638/DMTv1r11.pdf]

'이론 관련 > 컴퓨터 관련' 카테고리의 다른 글

MTD - Moving Target Defense  (0) 2018.09.08
MNIST 데이터베이스  (0) 2018.06.22
vga 타이밍  (0) 2018.06.08
vga porch  (4) 2018.06.01
VGA(RGB) 파형 측정  (0) 2018.05.30
Posted by 구차니


The different modes that Advanced Timing allows end users to select are:

  • Electronic Industries Alliance (EIA-861B) refers to a CEA/EIA standard which consists of display timing and formats supported by Digital Televisions
  • Generalized Timing Formula (GTF) is a method of generating industry standard timings used by a wide variety of display products
  • Display Monitor Timings (DMT) are a list of VESA standard pre-defined timings which are commonly used within the Computer industry.
  • Coordinated Video Timings (CVT) were released on March 2003 as the newest VESA standard for generating display timings
  • Coordinated Video Timings-Reduced Blanking (CVT-RB) is geared specifically for non-CRT display devices. CVT-RB offers reduced horizontal and vertical blanking periods and allows a lower pixel clock rate and higher frame rates.
  • EDID Timing is the preferred timing standard defined by the display's Extended Display Identification Data (EDID) value. EDID is a standard data structure that defines the display device's configuration data and mode support which allows optimum use of the display 

[링크 : http://www.nvidia.com/object/advanced_timings.html]

    [링크 : https://forums.geforce.com/default/topic/379915/timing-standard-what-is-it-/]


The standard was adopted in 2002 and superseded the Generalized Timing Formula. 

[링크 : https://en.wikipedia.org/wiki/Coordinated_Video_Timings]


+

2018.06.11

제목대로 DMT 타이밍에 대한 VESA 문서

[링크 : http://caxapa.ru/thumbs/361638/DMTv1r11.pdf]


+

 타이밍 모드

 표준

 CEA/EIA-861B

 ???

 GTF 

 1999

 DMT

 2007 (Version 1.0 Rev 0.11)

 CVT 

 2002 (Version 1.0 Rev 0.9)

 CVT-RB

 2007 (Version 1.0 Rev 0.11)

 EDID 

 1996 (Version 1.0 Rev 0.4)


he standard was adopted in 1999, and was superseded by the Coordinated Video Timings specification in 2002. 

[링크 : https://en.wikipedia.org/wiki/Generalized_Timing_Formula]


+

라즈베리 파이에서 HDMI 모드 중에 CEA / DMT가 있던게 생각남..

'이론 관련 > 컴퓨터 관련' 카테고리의 다른 글

MNIST 데이터베이스  (0) 2018.06.22
VGA DMT 스펙  (0) 2018.06.11
vga porch  (4) 2018.06.01
VGA(RGB) 파형 측정  (0) 2018.05.30
VGA Pattern Generator 관련 검색  (0) 2018.05.30
Posted by 구차니

요건.. 내가 640x480을 기준으로 작성해서 출력 안되던 녀석의 파형

Hsync 31.45kHz

Vsync 59.95Hz


다만 Vsync이전의 마지막 Hsync 간격이 이상한게 보이고

계산을 잘못했는지 Hsync 2개가 Vsync 안에 들어가야 하는데 정상적으로 들어가지 않은 듯?



여기는 되는 녀석 찾아서 찍은거

640x480

Hsync 31.21kHz 음.. 조금 낮네?

Vsycn 59.91Hz

눈에 띄는건.. Vsync 동안 두번의 Hsync가 지나가고

Vsync의 끝과 동시에 세번째 Hsync가 시작되어야 한다.


800x600@72

Vsync 72.19Hz(72Hz)

Hsync 48.08kHz

리셋 누르고 있어야 하는 소스라 대충 찍어서 무리무리 ㅠㅠ

아무튼 예상한거랑은 또 다르게 나오네.. 해상도가 달라서 그런거 치고는 sync의 위치가 다른데?

'이론 관련 > 전기 전자' 카테고리의 다른 글

pdm - Pulse Width Modulation  (0) 2019.03.29
setup, hold, slack?  (0) 2018.06.28
color bar (BT.471-1)  (0) 2018.06.05
자이로 드리프트  (0) 2018.05.15
balanced unbalanced  (0) 2018.05.14
Posted by 구차니

자주 보는(?) 컬러바차트는 아래와 같은데


ITU-R BT.471-1을 따르는 데

RGB의 출력 패턴을 아래와 같이 (a) 100/0/100/0 의 내용대로 하면 나오는 듯?


[링크 : https://www.itu.int/dms_pubrec/itu-r/rec/bt/R-REC-BT.471-1-198607-I!!PDF-E.pdf]

    [링크 : https://www.itu.int/rec/R-REC-BT.471-1-198607-I/en]

[링크 : http://t-sato.in.coocan.jp/scrolling-h/colorbar.html]

'이론 관련 > 전기 전자' 카테고리의 다른 글

setup, hold, slack?  (0) 2018.06.28
vga 출력 Hsync, Vsync 파형  (0) 2018.06.08
자이로 드리프트  (0) 2018.05.15
balanced unbalanced  (0) 2018.05.14
MFCCs - Mel-frequency cepstral coefficients  (0) 2018.05.02
Posted by 구차니