'이론 관련'에 해당되는 글 324건

  1. 2018.06.01 vga porch 4
  2. 2018.05.30 VGA(RGB) 파형 측정
  3. 2018.05.30 VGA Pattern Generator 관련 검색
  4. 2018.05.29 hdmi pinout
  5. 2018.05.29 VGA 관련 자료 검색중
  6. 2018.05.23 rs-422 / rs-485
  7. 2018.05.15 자이로 드리프트
  8. 2018.05.14 balanced unbalanced
  9. 2018.05.02 uart 2bit stop bit
  10. 2018.05.02 MFCCs - Mel-frequency cepstral coefficients

vga 관련 문서를 찾다 보니 구현했는데 안되요~ 라는 말이 있어서 스펙을 좀더 찾아 보는중.

아래는 front porch - sync - back porch - data 순서인데

중간에 문장을 보면.. data 에서만 HSync가 High로 나오고 나머지는 Low로 해주면 될 듯


ParameterValueUnit
Pixel clock frequency25.175MHz[10]
Horizontal frequency31.469kHz
Horizontal pixels640
Horizontal sync polarityNegative
Total time for each line31.778µs
Front porch (A)0.636µs
Sync pulse length (B)3.813µs
Back porch (C)1.907µs
Active video (D)25.422µs

(Total horizontal sync and blanking time = 6.356 µs; equivalent to pixel widths of A = 16, B = 96, C = 48, D = 640 and each complete line = 800)

[링크 : https://en.wikipedia.org/wiki/Video_Graphics_Array]


기존의 아날로그 영상의 경우에는 sync - back porch - data - front porch 순서로 되어있다.

편의상 front - sync - back - data 순서로 하다보니 처음에 sync가 아닌 front가 와서 인식 못하는건 아닐까?

[링크 : https://en.wikipedia.org/wiki/Analog_television#Structure_of_a_video_signal]


+

[링크 : http://www.mcamafia.de/pdf/ibm_vgaxga_trm2.pdf] VGA 표준?


VSync는 가장 첫줄 할때만

[링크 : http://www.ccm.ece.vt.edu:8444/twiki/pub/Main/LectureNotes/23-VGA.pdf]

[링크 : http://www.eng.utah.edu/~cs3710/labs/VGA.pdf]


타이밍 정보

Sync만 보고, porch는 Data에 붙여 버렸네?

[링크 : http://www.epanorama.net/documents/pc/vga_timing.html]


"VGA industry standard" 640x480 pixel mode

Clock frequency 25.175 MHz

Line  frequency 31469 Hz

Field frequency 59.94 Hz


One line

  8 pixels front porch

96 pixels horizontal sync

 40 pixels back porch

  8 pixels left border

640 pixels video

  8 pixels right border

---

800 pixels total per line


One field

  2 lines front porch

  2 lines vertical sync

 25 lines back porch

  8 lines top border

480 lines video

  8 lines bottom border

---

525 lines total per field               


[링크 : https://courses.cs.washington.edu/courses/cse467/00wi/lectures/ppt/VGAinterface.ppt]



+


[링크 : https://timetoexplore.net/blog/arty-fpga-vga-verilog-01]

[링크 : https://github.com/pmezydlo/DE0-Nano-SOC-VGA]


50MHz = 0.02us

[링크 : https://www.unitjuggler.com/convert-frequency-from-MHz-to-%C2%B5s(p).html?val=50]

'이론 관련 > 컴퓨터 관련' 카테고리의 다른 글

VGA DMT 스펙  (0) 2018.06.11
vga 타이밍  (0) 2018.06.08
VGA(RGB) 파형 측정  (0) 2018.05.30
VGA Pattern Generator 관련 검색  (0) 2018.05.30
hdmi pinout  (0) 2018.05.29
Posted by 구차니

1920*1080*60Hz 파형

일단.. 알아낸건

RGB 쪽은 1.2V 정도이고

H/V는 5V 정도?


R

영상의 시작과 끝이 잡히긴 하는데..

H/V 동기와 같이 볼 수 있는게 아니라(손으로 찍다 보니.. 두 채널 짜리긴 해도 못 함 ㅠㅠ) 아쉬움..

0.7ms 정도의 0V는 HBI(Horizontal Blanking Interval) 같은데

그 앞에 약한놈은 멀까... 배경이 푸루딩딩해서 빨간 성분이 하나도 없는 부분인가?


13번 핀. H가 맞는거 같은데 왜 이렇게 낮게 나오지? 잘못 찍었나?


V

67,490Hz / 60 = 1,124

오차범위 고려하면 1080 + 45 VBI?



+

2018.05.31

이게 Vsync 이고, 위에  67.49 나온게 Hsync 일듯?




'이론 관련 > 컴퓨터 관련' 카테고리의 다른 글

vga 타이밍  (0) 2018.06.08
vga porch  (4) 2018.06.01
VGA Pattern Generator 관련 검색  (0) 2018.05.30
hdmi pinout  (0) 2018.05.29
VGA 관련 자료 검색중  (0) 2018.05.29
Posted by 구차니

'이론 관련 > 컴퓨터 관련' 카테고리의 다른 글

vga porch  (4) 2018.06.01
VGA(RGB) 파형 측정  (0) 2018.05.30
hdmi pinout  (0) 2018.05.29
VGA 관련 자료 검색중  (0) 2018.05.29
I2c smbus slave interrupt  (0) 2018.04.24
Posted by 구차니

HDMI 핀 배열 및 신호 관련 정보 검색


[링크 : http://pinouts.ru/visual/gen/hdmi.jpg]

[링크 : http://pinouts.ru/Video/hdmi_pinout.shtml]


TMDS는 0/1/2+CLK로 구성되고

CEC와 DDC 그리고 Hotplug 및 5V 전원이 공급된다.

Pins 1 through 9 carry the three TMDS data channels (Transition Minimized Differential Signaling – the technology that allows DVI and HDMI to send high-speed digital data), three pins per channel. TMDS data includes both video and audio information, and each channel has three separate lines for + values, - values, and a ground or data shield.


Pins 10 through 12 carry data for the TMDS clock channel, which helps keep the signals in synchronization. As with the TMDS data channels, there are separate lines for + values, - values, and a data shield.


Pin 13 is carries the CEC (Consumer Electronics Control) channel, used for sending command and control data between connected devices.


Pin 14 is reserved for future use.


Pins 15 and 16 are dedicated to the DDC (Display Data Channel), used for communicating EDID (Extended Display Identification Channel) information between devices.


Pin 17 is a data shield for the CEC and DDC channels.


Pin 18 carries a low-voltage (+5V) power supply.


Pin 19 is the Hot Plug Detect, dedicated to monitoring power up/down and plug/unplug events. 

[링크 : https://www.hdmi.org/installers/insidehdmicable.aspx]


데이터는 8b/10b로 인코딩 됨

Both HDMI and DVI use TMDS to send 10-bit characters that are encoded using 8b/10b encoding

[링크 : https://en.wikipedia.org/wiki/HDMI]


2.8V~3.3V로 표현.. TMDS니까 디퍼런셜 라인의 경우 어떻게 표현되려나?

디지털이니까 0과 1만 뒤집어 주면 되려나?

Basics

 HDMI leverages on the successful transition minimized differential signaling (TMDS) technology. The differential signals are +3.3 Volts, terminated in 50 Ω with nominal amplitude transitions of 500 mV (+2.8 V to +3.3 V). The voltage swing can vary from 150 mV to 800 mV. The signals have rise times of the order of 100 ps 

[링크 : http://download.tek.com/document/61W_17974_6_HR_Letter_0.pdf]


6.2.2 Video Control Signals : HSYNC, VSYNC

During the Data Island period, HDMI carries HSYNC and VSYNC signals using encoded bits on Channel 0. During Video Data periods, HDMI does not carry HSYNC and VSYNC and the Sink should assume that these signals remain constant. During Control periods, HDMI carries HSYNC and VSYNC signals through the use of four different control characters on TMDS Channel 0. 

[링크 : http://d1.amobbs.com/bbs_upload782111/files_51/ourdev_716302E34B9Q.pdf]


BGR 순서로 채널이 배정되는게 맞는 듯?

[링크 : http://www.wireworldcable.co.uk/hdmi_tech.html]


[링크 : https://www.cablestogo.com/learning/library/digital-signage/intro-to-tmds]

'이론 관련 > 컴퓨터 관련' 카테고리의 다른 글

VGA(RGB) 파형 측정  (0) 2018.05.30
VGA Pattern Generator 관련 검색  (0) 2018.05.30
VGA 관련 자료 검색중  (0) 2018.05.29
I2c smbus slave interrupt  (0) 2018.04.24
haze / defog  (0) 2018.03.19
Posted by 구차니

640*480에 대한 VHDL 코드 인듯?

0.1 + 0.2 + 0.4V 합치면 0.7V 니까.. 3비트 씩 해서 8(2^3)  * 8 * 8 = 512 컬러 인가?

A VGA video signal contains 5 active signals:

• horizontal sync: digital signal, used for synchronisation of the video

• vertical sync: digital signal, used for synchronisation of the video

• red (R): analog signal (0-0.7 v), used to control the color

• green (G): analog signal (0-0.7 v), used to control the color

• blue (B): analog signal (0-0.7 v), used to control the color 

흐음.. 이건 어떻게 해석을 해야 하나?


[링크 : http://lslwww.epfl.ch/pages/teaching/cours_lsl/ca_es/VGA.pdf]



요즘 사용하는건 I2C 들어간 DDC2 방식이라고 해야하나?

[링크 : https://en.wikipedia.org/wiki/Display_Data_Channel]

[링크 : http://pinouts.ru/Video/VGA15_pinout.shtml]

'이론 관련 > 컴퓨터 관련' 카테고리의 다른 글

VGA Pattern Generator 관련 검색  (0) 2018.05.30
hdmi pinout  (0) 2018.05.29
I2c smbus slave interrupt  (0) 2018.04.24
haze / defog  (0) 2018.03.19
USB class - DFU(Device Firmware Upgrade)  (0) 2017.12.26
Posted by 구차니

485 컨버터가 대개 422도 겸용하고 있어서 왜 그랬나 몰랐는데

데이터시트 뒤지다 보니.. 422은 485의 서브셋이라고..


Application Information

RS-485 and RS-422 are differential (balanced) data transmission standards for use in long haul or noisy environments. RS-422 is a subset of RS-485, so RS-485 transceivers are also RS-422 compliant

[링크 : https://www.intersil.com/.../isl3170e-71e-72e-73e-74e-75e-76e-77e-78e.pdf]


422이나 485나 둘다 Differential 방식으로 동작하고 (485는 아닌줄 알았는데.. ㄷㄷ)

485는 Half-duplex

422은 Full-duplex를 지원한다.



+

485 파형

[링크 : https://www.maximintegrated.com/en/app-notes/index.mvp/id/723]

'이론 관련 > 네트워크 관련' 카테고리의 다른 글

오픈스택 openstack  (0) 2018.06.27
SDN - Software Defined Networking  (0) 2018.06.27
uart 2bit stop bit  (0) 2018.05.02
rs232 / ttl 전기적 특성(?)  (0) 2016.09.22
i2c ...  (0) 2016.05.03
Posted by 구차니
이론 관련/전기 전자2018. 5. 15. 06:52

자이로 센서는 각속도를 재는 애고

센서의 한계와 적분오차로 인해서 한곳으로 수렴하게 되는데

아마 VR을 사용시에 아래나 위로 쳐박히는 이유가 자이로 드리프트 라는 현상 떄문인듯?


[링크 : http://hs36.tistory.com/32]

[링크 : http://pinkwink.kr/78]


동영상을 보니 내가 경험한 것은 적분 오차인 거지

자이로 드리프트는 아니었던 듯

[링크 : https://www.youtube.com/watch?v=KyXEVN7X43U]

'이론 관련 > 전기 전자' 카테고리의 다른 글

vga 출력 Hsync, Vsync 파형  (0) 2018.06.08
color bar (BT.471-1)  (0) 2018.06.05
balanced unbalanced  (0) 2018.05.14
MFCCs - Mel-frequency cepstral coefficients  (0) 2018.05.02
용어 정리  (0) 2018.04.22
Posted by 구차니
이론 관련/전기 전자2018. 5. 14. 18:06

밸런스드 이거 디퍼런셜 아닌가?

[링크 : http://goldenears.net/board/ST_KB_byGE/7583]


맞으면서 아니라는 이 기묘한 내용은 머지 ㅠㅠ

밸런스드 시그널링은 그라운드와 동일한 임피던스를 지닌 (쉴드가 있거나 없거나) 두개의 도체

디퍼런셜 시그널링은 반대 극성으로 동일 신호를 전송하는 (쉴드가 있거나 없거나) 두개의 도체

Balanced signaling is two conductors (with an optional shield) that have equal impedance to ground.

Differential signaling is two conductors (with an optional shield) transmitting the same signal at opposite polarity. 

[링크 : http://www.hairballaudio.com/blog/resources/diy-resources/balanced-and-differential]

'이론 관련 > 전기 전자' 카테고리의 다른 글

color bar (BT.471-1)  (0) 2018.06.05
자이로 드리프트  (0) 2018.05.15
MFCCs - Mel-frequency cepstral coefficients  (0) 2018.05.02
용어 정리  (0) 2018.04.22
pmos nmos cmos  (0) 2018.04.12
Posted by 구차니


Synchronization bits (동기화 비트)


Synchronization bits 는 2개 혹은 3개의 특수한 비트로 전송되는 데이터 패킷의 시작과 끝을 알립니다. 위 그림에서 start bit, stop bit가 해당됩니다. Start bit 는 1 bit, stop bit 는 1~2 bit 로 설정할 수 있습니다. (일반적으로 stop bit는 1bit를 사용)


Start bit 는 idle 상태(데이터 전송이 없는 상태)에서 active 상태로의 변화(1–>0)로 표시되며 stop 비트는 반대로 idle 상태로 변화함(1)을 의미합니다.

[링크 : http://www.hardcopyworld.com/ngine/aduino/index.php/archives/2080]

[링크 : https://en.wikipedia.org/wiki/Universal_asynchronous_receiver-transmitter]




The Model 33 used the seven-bit upper-case only ASCII code, also known as CCITT International Telegraphic Alphabet No. 5, with one (even) parity bit and two stop bits. The Model 33 is usually geared to run at maximum speed ten characters per second speed, i.e., 100 words per minute (wpm), but other speeds are available: 60 wpm, 66 wpm, 68.2 wpm, and 75 wpm.[9] There were also many typewheel options. The Teletype Parts Bulletin[10] lists sixty-nine available Model 33 typewheel options. 

[링크 : https://en.wikipedia.org/wiki/Teletype_Model_33]

    [링크 : https://electronics.stackexchange.com/questions/29945/one-or-two-uart-stop-bits]



1.5 stop bit

[링크 : https://electronics.stackexchange.com/questions/78788/what-is-the-meaning-of-half-bit-in-this-context]


START는 HIGH에서 LOW로 해주는 0

STOP은 LOW에서 HIGH로 해주는 1이기에

2bit STOP 역시 0b11로 표기된다.


[링크 : http://www.circuitgrove.com/tutorials/uart-universal-asynchronous-receivertransmitter]

'이론 관련 > 네트워크 관련' 카테고리의 다른 글

SDN - Software Defined Networking  (0) 2018.06.27
rs-422 / rs-485  (0) 2018.05.23
rs232 / ttl 전기적 특성(?)  (0) 2016.09.22
i2c ...  (0) 2016.05.03
Gigabit / Terabit Ethernet  (0) 2015.05.18
Posted by 구차니

음성 인식 관련 알고리즘..


[링크 : https://blog.naver.com/mylogic/220988857132]

[링크 : https://en.wikipedia.org/wiki/Mel-frequency_cepstrum]

'이론 관련 > 전기 전자' 카테고리의 다른 글

자이로 드리프트  (0) 2018.05.15
balanced unbalanced  (0) 2018.05.14
용어 정리  (0) 2018.04.22
pmos nmos cmos  (0) 2018.04.12
Retiming  (0) 2018.04.12
Posted by 구차니